

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-342561

(43)公開日 平成6年(1994)12月13日

(51)Int.Cl. <sup>5</sup>	識別記号	庁内整理番号	FI	技術表示箇所
G11B 20/10 5/035 5/09	321 A	7736-5D 8322-5D		
H03H 11/04	P	8628-5J		

審査請求 未請求 請求項の数4 OL (全9頁)

(21)出願番号 特願平5-130396

(22)出願日 平成5年(1993)6月1日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 長谷 健一

神奈川県横浜市戸塚区吉田町292番地 株

式会社日立製作所マイクロエレクトロニク  
ス機器開発研究所内

(72)発明者 堀田 龍太郎

神奈川県横浜市戸塚区吉田町292番地 株

式会社日立製作所マイクロエレクトロニク  
ス機器開発研究所内

(74)代理人 弁理士 並木 昭夫


最終頁に続く

(54)【発明の名称】 イコライザフィルタ及び磁気ディスクシステム

(57)【要約】

【目的】 比較的簡略な回路で安定した出力電位と、高い出力インピーダンスを得る電流出力形gmアンプ構成のイコライザフィルタであって、製造上の難点を有しないものを提供する。

【構成】 イコライザフィルタを、可変コンダクタンスアンプ1、2と、負荷抵抗5、6と、可変負性抵抗7と、容量9と、該フィルタ出力の振幅検出手段10と、可変負性抵抗7の抵抗値を電流8で制御する手段とで構成した。振幅検出手段10は、レジスタ12に予め設定された振幅情報をもとに、検出した出力振幅が振幅情報に一致するように可変負性抵抗7の抵抗値を制御する。



## 【特許請求の範囲】

【請求項1】 可変コンダクタンスアンプと、該アンプの出力として電流出力を得るために接続する負荷抵抗と、前記負荷抵抗の抵抗成分を打ち消すために接続する可変負性抵抗と、容量と、を少なくとも含んで成るアクチブフィルタであって、外部から入力される入力信号について、そこに含まれる高域のノイズをカットするだけでなく、その入力信号の波形を修正して出力するイコライザとしても機能する前記アクチブフィルタであるイコライザフィルタにおいて、そのフィルタ出力の振幅を検出する振幅検出手段と、検出された該振幅が或る特定の値になるように前記アクチブフィルタに含まれる前記可変負性抵抗の抵抗値を制御して振幅制御を行う振幅制御手段と、を備えたことを特徴とするイコライザフィルタ。

【請求項2】 請求項1に記載のイコライザフィルタにおいて、前記振幅制御手段は、前記アクチブフィルタに含まれる前記可変負性抵抗の抵抗値を制御することにより、フィルタ・ゲインが制御され、それに伴ってイコライザフィルタとしての所望のゲイン周波数特性が、フィルタとしての遮断周波数特性、群遅延特性を変化させることなく、実現される手段として機能することを特徴とするイコライザフィルタ。

【請求項3】 請求項1に記載のイコライザフィルタであって、その全体を1チップLSI化したことを特徴とするイコライザフィルタ。

【請求項4】 磁気ディスクから再生したアナログ信号を2値化してデジタル処理する磁気ディスクシステムにおいて、請求項1、2又は3に記載のイコライザフィルタを内蔵し、前記の再生アナログ信号をその2値化に先立って、前記イコライザフィルタに通して、その振幅制御ならびに波形修正を行うことを特徴とする磁気ディスクシステム。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】本発明は、アクチブフィルタに関するものであり、更に詳しくは、外部から入力される入力信号について、そこに含まれる高域のノイズをカットするだけでなく、その入力信号の波形を修正して出力するイコライザとしても機能するアクチブフィルタ（かかるアクチブフィルタを以後、イコライザフィルタと云う）に関するものである。

【0002】かかるイコライザフィルタ適用の具体例を次に説明して、本発明の産業上の利用分野を更に明らかにする。さて、磁気ディスク装置では、一般にディスクから磁気ヘッドにより読みだしたアナログ波形のピークの位置を検出し、該位置の信号レベルを2値化することにより、デジタルデータに変換して出力する。

【0003】しかし、その読み出し波形は、読み出し位置が、回転しているディスクの内周にあるか外周にある

かということや、信号の記録再生速度、磁気ヘッド及びディスク媒体の性質等によって色々異なるため、そのままの波形では正確なピーク位置の検出が困難である。そこで正確なピーク位置の検出を可能にするため、読み出し波形について様々な波形整形処理を行ない、その後にピーク位置の検出を行うのが普通である。

【0004】図7は、このようにして、読み出し波形について従来行われている波形整形処理回路の概略構成を示すブロック図である。同図に見られるように、波形整形処理回路は、AGCアンプ201、イコライザフィルタ202、振幅検出回路203、ピーク検出回路204で構成される。

【0005】図7において、AGCアンプ201は、読み出し波形を入力され増幅して出力するアンプであるが、主にディスクの内外周で変化する読み出し波形の振幅を一定に保つための増幅回路で、イコライザフィルタ202の出力側で振幅を検出する振幅検出回路203を使い、該振幅が一定になるようにAGCアンプ201をフィードバック制御している。

【0006】イコライザフィルタ202は、ピーク検出回路204で正確なピーク位置を検出できるように、パルス・スリミング（なだらかな山状の波形だとピーク位置検出が難しいので、これを急峻な槍状の波形に修正してピーク位置検出を容易にする整形処理）やノイズの除去を行なうもので、システムに応じて最適な特性を持つことが求められる。

【0007】本発明は、以上説明した如き事情により、読み出し波形の整形処理用等として用いられるようなイコライザフィルタの改良に関するものであり、更に具体的に、イコライザフィルタそのものにAGC（自動利得制御）機能を持たせ、簡略な回路で、最適な波形整形処理を行うことができ、読み出し波形の再生マージン向上を可能にするような、かかるイコライザフィルタの改良に関するものである。

## 【0008】

【従来の技術】図6は、イコライザフィルタの従来例を示す回路図である。説明を簡単化する都合上、フィルタとしては1次ローパスフィルタと言われるフィルタを示している。同図に示すフィルタは、二つの可変gm回路（コンダクタンスgmを可変させることのできるアンプで、可変コンダクタンスアンプ或いはトランスコンダクタンスアンプとも云う）101、102、gmを変化させる電流源（Igm）103、104、前記gm回路の出力負荷抵抗（RL）105、106、負性抵抗回路（NIC）107、前記負性抵抗回路の制御電流源（Inic）108、および、容量（C1）109から成っている。

【0009】このフィルタ回路の出力と入力の比である伝達特性をH1(s)で表わすと（ここでsは複素角周波数）、H1(s)は、前記のコンダクタンスgm、容

量C1を用いて次式で表される。

【0010】

【数1】

$$H1(s) = \frac{\frac{gm}{C1}}{s + \frac{gm}{C1}}$$

【0011】この時、フィルタの遮断周波数fcは、

【数2】

$$fc = \frac{1}{2\pi} \frac{gm}{C1}$$

【0012】となる。また可変gm回路（可変コンダクタンスアンプ）101、102として例えば、後述の図2の（a）に示す如き回路を用いた場合、コンダクタンスgmの値は、コンダクタンスgmを変化させる電流源（Igm）103、104の電流値Igmを用いて、

【0013】

【数3】

$$gm = \frac{Igm}{4V_T}$$

【0014】と表されるので、電流値Igmを変化させることで、コンダクタンスgmが変わり、それによってフィルタの遮断周波数fcを変化させることができる。ここでV<sub>T</sub>は熱電圧（=kT/q）を示す（kはボルツマン定数、Tは絶対温度、qは電子の電荷）。なお、抵抗と容量で構成されるRCフィルタにおいて、遮断周波数fcを変化させようとする、抵抗値を制御しなくてはならず、抵抗値の制御は一般に困難な場合があるので、このような場合、外部から電流値Igmを変化させることで簡単に遮断周波数fcを変化させることのできるフィルタ回路（つまり可変コンダクタンスアンプを用いたフィルタ回路）は都合の良い回路とされている。

【0015】ところで、図6において、可変gm回路101から電流の変化分を出力として取り出すには、電流を供給する回路が必要となる。そこで可変gm回路101に、電流供給用の電流源を付加した電流出力gmアンプが考えられるが、この場合、出力の電位を安定させる自己バイアス回路が複雑になると共に、高い出力インピーダンスの安定した特性を得るのが難しいという問題があった。

【0016】そこで、図6に示すように、電流供給用の電流源の代わりに、出力負荷抵抗（RL）105、106を接続して図示せざる電源から電流を供給し、その抵抗成分を打ち消すために、負性抵抗回路（NIC）107を接続し、比較的簡略な回路で安定した出力電位と、高い出力インピーダンスを得ることのできる電圧入力電流出力形のgmアンプ（可変コンダクタンスアンプ101）が用いられるようになった。

【0017】この時、例えば、負性抵抗回路（NIC）107としては、後述の図3の（a）に示す如き回路を用いた場合、

【0018】

【数4】

$$RL = Rnca + \frac{2V_T}{Inca}$$

【0019】が成立するように、図3の（a）における電流源（Inca）38及び抵抗（Rnca）37を設定すれば、負荷抵抗（RL）105、106の抵抗成分を打ち消すことができる。

【0020】なお、先に説明した図7におけるイコライザフィルタ202として、図6を参照して説明した如きフィルタが用いられるようになった事情について、参考までに以下、簡単に説明しておく。近年、装置の小型化、高速化の要求や、扱う信号の多様化にともなって、高性能、高機能の1チップ信号処理LSIが必要となっている。特に磁気ディスクでは、記録密度の向上のため、ディスクの内周と外周で、記録、再生速度を変化させる方式が採用され始めている。

【0021】この記録方式においては、ディスクの内周と外周で再生信号の周波数成分が異なるため、再生系の信号処理回路では、それぞれの周波数成分に最適化された回路特性が要求される。そこで図7におけるイコライザフィルタ202では、電流出力形のgm回路（可変コンダクタンスアンプ）と容量Cを用いた構成の特性可変フィルタ（図6）が、オンチップフィルタに有利であるとして、実現され用いられているのである。

【0022】

【発明が解決しようとする課題】上記従来技術では、比較的簡略な回路で安定した出力電位と、高い出力インピーダンスを得ることのできる電流出力形gmアンプ構成のイコライザフィルタを実現できるが、そのためには、上記（数4）式を精度よく実現すること、すなわち、図6において負荷抵抗（RL）105、106、図3の（a）において抵抗（Rnca）37、電流源（Inca）38をそれぞれ精度よく実現すること、が必要であり、それは製造上難しいという問題があった。

【0023】本発明の目的は、かかる従来技術の問題点を解決し、比較的簡略な回路で安定した出力電位と、高い出力インピーダンスを得ることのできる電流出力形gmアンプ構成のイコライザフィルタであって、製造上の難点を有しないイコライザフィルタを提供することにある。更に、かかるイコライザフィルタを取り入れた磁気ディスクシステムを提供することにある。

【0024】

【課題を解決するための手段】上記目的達成のため本発明では、可変コンダクタンスアンプと、該アンプの出力として電流出力を得るために接続する負荷抵抗と、前記負荷抵抗の抵抗成分を打ち消すために接続する可変負性



抵抗と、容量と、を少なくとも含んで成るアクチブフィルタであって、外部から入力される入力信号について、そこに含まれる高域のノイズをカットするだけでなく、その入力信号の波形を修正して出力するイコライザとしても機能する前記アクチブフィルタであるイコライザフィルタにおいて、

【0025】そのフィルタ出力の振幅を検出する振幅検出手段と、検出された該振幅が或る特定の値になるように前記アクチブフィルタに含まれる前記可変負性抵抗の抵抗値を制御して振幅制御を行う振幅制御手段と、を備えた。

【0026】

【作用】振幅検出手段はフィルタ出力の振幅を検出する。振幅制御手段は、検出された振幅値と、あらかじめ設定された振幅情報とを比較し、その差が解消するように、可変負性抵抗の抵抗値を制御して振幅を制御する。このようにして振幅を制御するということは、イコライザフィルタ回路にAGC（自動利得制御）機能を持たせたことに相当し、従来技術ではAGCアンプとイコライザフィルタを要したものを、本発明では、その両者を合成して簡略で高精度なイコライザフィルタを実現したものである。

【0027】振幅制御手段は、前述のようにして可変負性抵抗の抵抗値を制御することにより、フィルタ・ゲイン（利得）が制御され、それに伴ってイコライザフィルタとしての所望のゲイン周波数特性が、フィルタの遮断周波数特性、群遅延特性を変化させることなく、実現される手段として機能するわけである。遮断周波数特性、群遅延特性を変化させたいときは、可変コンダクタンスアンプにおけるコンダクタンス $g_m$ を可変させればよい。

【0028】

【実施例】以下、本発明の実施例を図を参照して説明する。図1は、本発明の一実施例としてのイコライザフィルタを示す回路図である。なお本実施例は、フィルタの特性としては1次フィルタの場合を示している。

【0029】図1において、 $g_m$ 回路（可変コンダクタンスアンプ）1、2は、差動入力である入力電圧にたいして、コンダクタンス $g_m$ の比で電流を出力する可変トランスコンダクタンス回路を意味し、基準電流（ $I_{gm1}$ ）3、4で動作する。この時、基準電流（ $I_{gm1}$ ）3、4を変化させることで、 $g_m$ 回路の $g_m$ （コンダクタンス）を変化することができる。

【0030】負荷抵抗（ $R_{L1}$ ）5、6は、 $g_m$ 回路1、2から電流を取り出すための電流供給用として、該 $g_m$ 回路1、2の出力側に接続し、その抵抗成分を打ち消すための負性抵抗回路（NIC）7を並列して接続する。負性抵抗回路（NIC）7は、基準電流（ $I_{nic1}$ ）8で制御され、前記の（数4）式が成り立つように精度良く設定する必要がある。

【0031】本実施例では、イコライザフィルタの出力（out）14に振幅検出回路10を接続し、検出した出力振幅に応じて基準電流（ $I_{nic1}$ ）8を制御する。即ち振幅検出回路10に、比較の基準となる基準振幅を、基準振幅情報を蓄えるレジスタ12から、デジタル／アナログ変換器（DAC）11で、アナログ量に変換して与え、これとの比較結果が零となるように基準電流（ $I_{nic1}$ ）8を制御するわけである。

【0032】ここでイコライザフィルタの出力振幅で負性抵抗回路（NIC）7を制御する動作原理について説明する。今、電流出力形の $g_m$ アンプ（ $g_m$ 回路1、2）の出力電圧利得を $A_o$ 、出力抵抗を $Z_o$ とすると、 $g_m$ を用いて、

【0033】

【数5】

$$A_o = g_m \cdot Z_o$$

【0034】なる関係が成り立つ。また1次フィルタのDCゲイン $G_o$ は、前記出力電圧利得 $A_o$ を用いて、

【0035】

【数6】

$$G_o = \frac{1}{1 + \frac{1}{A_o}}$$

【0036】と表される。従って、前記出力電圧利得 $A_o$ が十分大きければ、DCゲインは1となる。また、出力抵抗 $Z_o$ は、負荷抵抗（ $R_{L1}$ ）5、6と、負性抵抗（NIC）7の合成抵抗となるので、前記の（数4）式が成り立てば、出力抵抗 $Z_o$ は無限大となり、1次フィルタのDCゲインも1となる。

【0037】なおこの時 $g_m$ 回路1、2の出力抵抗は、前記負荷抵抗（ $R_{L1}$ ）5、6に対して十分大きいと仮定している。また、前記（数4）式において等式が成り立たない場合、例えば負荷抵抗（ $R_{L1}$ ）5、6が、負性抵抗（NIC）7よりも大きい場合は、出力抵抗 $Z_o$ は正の有限の値を持ち、前記（数6）式より、1次フィルタのDCゲインは1より小さくなる。

【0038】負荷抵抗（ $R_{L1}$ ）5、6が、負性抵抗（NIC）7よりも小さい場合は、出力抵抗 $Z_o$ は負の有限の値を持ち、前記（数6）式より、1次フィルタのDCゲインは1より大きくなる。このことから、振幅検出回路10でフィルタの出力振幅を検出し、検出した振幅から負性抵抗（NIC）を制御し、出力抵抗 $Z_o$ を変化させれば、 $g_m$ の値を変化させることなく、すなわちフィルタ特性を変化させずに、DCゲイン（フィルタ利得）を調整することができるわけである。

【0039】図2は、図1における $g_m$ 回路の具体例を（a）、（b）、（c）として三つ示した回路図である。図2の（a）に示す回路は、単純な差動入力回路で、一組の差動トランジスタ対 $Q_{a1}$ 、 $Q_{a2}$ （15、16）と基準電流（ $I_{ea}$ ）17で構成する。この時、

入力差電圧に対する出力差電流を示すトランスコンダクタンスを $gm2a$ として表わすものとする、トランスコンダクタンス $gm2a$ は、

【0040】

【数7】

$$gm2a = \frac{I_{ea}}{4V_T}$$

【0041】で表される。図2の(b)は、図2の(a)の差動入力回路にエミッタ抵抗を接続し、入力レンジを広げたもので、一組の差動トランジスタ対 $Qb1$ 、 $Qb2$ (20、21)、基準電流( $I_{eb1}$ )23、24、及びエミッタ抵抗( $Rb1$ )22で構成する。この時トランスコンダクタンス $gm2b$ は、前記差動トランジスタ対 $Qb1$ 、 $Qb2$ (20、21)のエミッタ抵抗( $Rb1$ )の抵抗値 $r_e$ を用いて、

【0042】

【数8】

$$gm2b = \frac{1}{(Rb1 + 2r_e)}$$

【0043】で表される。図2の(c)は、二組のエミッタサイズの異なるトランジスタ対を組み合わせて入力レンジを広げたもので、差動トランジスタ対 $Qc1$ 、 $Qc2$ (27、28、エミッタサイズの異なる差動トランジスタ対 $Qc3$ 、 $Qc4$ (29、30)及び基準電流( $I_{ec1}$ )31、32で構成する。この時トランスコンダクタンス $gm2c$ は、

【0044】

【数9】

$$gm2c = 0.54 \frac{I_{ec1}}{V_T}$$

【0045】で表される。これらの回路は、すべて基準電流を変えることで $gm$ (コンダクタンス)を変させることができる。

【0046】図3は、図1における負性抵抗(NIC)回路の具体例を示した回路図である。図3の(a)は最も簡単な回路構成で、一組のトランジスタ対 $Qa3$ 、 $Qa4$ (35、36)、エミッタ抵抗( $Rnica$ )37、及び基準電流( $I_{nica}$ )38、39で構成する。この時、出力抵抗値を $Z_{nica}$ とすると、

【0047】

【数10】

$$Z_{nica} = - \left[ R_{nica} + \frac{2V_T}{I_{nica}} \right]$$

【0048】と表され、負性抵抗となっていることを示す。図3の(b)は、図3の(a)の回路にベース電流供給用のエミッタフォロワ回路を追加し、特性を改善したもので、トランジスタ対 $Qb3$ 、 $Qb4$ (41、42)、 $Qb5$ 、 $Qb6$ (43、44)、エミッタ抵抗( $Rnicb$ )45、基準電流( $I_{nicb1}$ )46、

47、基準電流( $I_{nicb2}$ )48、49で構成する。この時、出力抵抗値 $Z_{nicb}$ は、 $Z_{nica}$ と同様に、

【0049】

【数11】

$$Z_{nicb} = - \left[ R_{nicb} + \frac{2V_T}{I_{nicb2}} \right]$$

となる。

10 【0050】図4は、図1における振幅検出回路10の構成例を示したブロック図で、ピークホールド(P/H)回路51、コンパレータ52で構成する。P/H回路51は、その入力(IN)53にイコライザフィルタ回路の出力を接続し、フィルタ出力信号のピークの信号振幅をホールドする。コンパレータ52は、P/H回路51の出力電圧と、DAC11からの基準電圧60を比較し、差電圧に相当する制御電流(out)54を出力する。制御電流(out)54は、NIC回路7の基準電流( $I_{nic1}$ )8に接続され、NIC回路7の負性抵抗値を制御する。

20 【0051】図5は、本発明にかかるイコライザフィルタを、波形整形処理回路として見たときの構成をブロックで示したブロック図である。波形整形処理回路は、本発明にかかるAGC機能付きのイコライザフィルタ55とピーク検出回路56で構成されることになる。従来は独立した機能ブロックであったAGC回路とイコライザフィルタ回路を同一回路で構成できるので構成が簡略になる。

30 【0052】次に図8は、本発明の他の実施例としてのイコライザフィルタを示す回路図で、この場合、フィルタの特性としては $n$ 次フィルタの構成例を示す。 $gma1$ 回路301、302、基準電流( $I_{gma1}$ )303、304、負荷抵抗( $RLa1$ )305、306、NICa1回路307、NICa1回路の基準電流( $I_{nica1}$ )308で構成する1次フィルタを $n$ 個直列に接続し、 $n$ 次フィルタを構成したものである。

40 【0053】ここでは、最終段の出力(out)321に接続した振幅検出回路319の出力で、 $n$ 個のNIC基準電流( $I_{nica1}$ )307～( $I_{nican}$ )316を共通に制御する。この場合は、1次フィルタを $n$ 個接続して $n$ 次フィルタを構成したが、もちろん2次バイカットフィルタを組み合わせても同様である。

50 【0054】図9は、本発明の更に別の実施例で、 $n$ 次フィルタの別の構成例を示す。図8の構成例と同様に、 $gmb1$ 回路322、323、基準電流( $I_{gmb1}$ )324、325、負荷抵抗( $RLb1$ )326、327、NICb1回路328、NICb1回路の基準電流( $I_{nicb1}$ )329で構成する1次フィルタを $n$ 個直列に接続し、 $n$ 次フィルタを構成したものだが、図8の構成例と異なり、各1次ごとの出力に振幅検出回路1

～振幅検出回路 $n$  (331～341)を $n$ 個接続し、それぞれに対応する $n$ 個のNIC基準電流( $I_{nicb1}$ )～( $I_{nicbn}$ )を制御する。

【0055】これにより、図8の例に比べてより精度のよい制御が可能となる。また、この場合も1次フィルタを $n$ 個接続して $n$ 次フィルタを構成したが、もちろん2次ハイカットフィルタを組み合わせても同様である。

【0056】図10は、本発明にかかるイコライザフィルタを磁気ディスクシステムに取り入れた実施例を示すブロック図である。この実施例は、ヘッド344、信号の増幅を行うR/Wアンプ345、本発明によるAGC機能付きイコライザフィルタ346、信号のピーク位置を検出し、パルス化するピーク検出回路347、パルス化信号に同期したクロックを生成するデータセバレータ348、記録符号への符号化、及び、復号を行うエンコーダ・デコーダ349、データのコントロールを行うコントローラ350、データのやり取りを行うI/F (インタフェース) 351、コントローラ350、I/F 351等の制御を行うプロセッサ352、データを蓄えるRAM/ROM353、及び、データの処理を行うホスト354、で構成する。

【0057】図10では、ヘッド344で磁気ディスク(図示せず)から再生された信号は、R/Wアンプ345で増幅された後、AGC機能付きイコライザフィルタ346で精度良く、高域のノイズをカットされると共に、信号波形を修正(パルス・スリミング)されピーク検出回路347へ供給されるので、磁気ディスクで記録密度の向上のため、ディスクの内周と外周で、記録、再生速度を変化させる方式が採用されている場合などでも、正しいピーク位置検出が可能となり、その後の処理が円滑に行えるという利点があるわけである。

【0058】

【発明の効果】本発明によれば、比較的簡略な回路で安定した出力電位と、高い出力インピーダンスを得ることのできる電流出力形 $g_m$ アンプ構成のイコライザフィルタであって、製造上の難点を有しないイコライザフィルタ

を提供できるという利点がある。また、本発明にかかるイコライザフィルタは、AGC機能を持ち、AGCアンプとイコライザフィルタ単体を合成した簡略で高精度な波形整形処理回路を構成しているので、かかるイコライザフィルタを取り入れた磁気ディスクシステムも高精度なシステムを期待できるという利点がある。

【図面の簡単な説明】

【図1】本発明の一実施例としてのイコライザフィルタを示す回路図である。

10 【図2】図1における $g_m$ 回路の具体例を(a)、(b)、(c)として三つ示した回路図である。

【図3】図1における負性抵抗(NIC)回路の具体例を示した回路図である。

【図4】図1における振幅検出回路の構成例を示したブロック図である。

【図5】本発明にかかるイコライザフィルタを、波形整形処理回路として見たときの構成を示すブロック図である。

20 【図6】イコライザフィルタの従来例を示す回路図である。

【図7】従来の波形整形処理回路の概略構成を示すブロック図である。

【図8】本発明の他の実施例としてのイコライザフィルタを示す回路図である。


【図9】本発明の更に他の実施例としてのイコライザフィルタを示す回路図である。

【図10】本発明にかかるイコライザフィルタを磁気ディスクシステムに取り入れた実施例を示すブロック図である。


30 【符号の説明】

1, 2… $g_m$ 回路、3, 4…基準電流( $I_{gm1}$ )、5, 6…負荷抵抗( $R_{L1}$ )、7…負性抵抗(NIC)回路、8…負性抵抗基準電流( $I_{nic1}$ )、9…容量、10…振幅検出回路、11…ディジタル/アナログ変換器(DAC)、12…レジスタ


【図4】




【図5】





【図1】




【図2】



【図3】



【図6】





Block diagram of a signal processing circuit. The circuit includes an AGC amplifier (201), an equalizer filter (202), and a peak detector (204). The input (IN) is connected to the AGC amplifier. The AGC amplifier's output is connected to the equalizer filter. The equalizer filter's output is connected to the peak detector. The peak detector has two outputs, one of which is labeled OUT. A feedback loop connects the peak detector's output back to the AGC amplifier.



